多數(shù)電子產(chǎn)品，從智能手機(jī)、PC到服務(wù)器，都用著某種形式的RAM存儲(chǔ)設(shè)備。由于相 對(duì)較低的每比特的成本提供了速度和存儲(chǔ)很好的結(jié)合，SDRAM作為大多數(shù)基于計(jì)算機(jī)產(chǎn)品 的主流存儲(chǔ)器技術(shù)被廣泛應(yīng)用于各種高速系統(tǒng)設(shè)計(jì)中。

DDR是雙倍數(shù)率的SDRAM內(nèi)存接口，其規(guī)范于2000年由JEDEC （電子工程設(shè)計(jì)發(fā)展 聯(lián)合協(xié)會(huì)）發(fā)布。隨著時(shí)鐘速率和數(shù)據(jù)傳輸速率不斷增加帶來的性能提升，電子工程師在確 保系統(tǒng)性能指標(biāo)，或確保系統(tǒng)內(nèi)部存儲(chǔ)器及其控制設(shè)備的互操作性方面的挑戰(zhàn)越來越大。存 儲(chǔ)器子系統(tǒng)的信號(hào)完整性早已成為電子工程師重點(diǎn)考慮的棘手問題。 什么是DDR3內(nèi)存的一致性問題？眼圖測(cè)試DDR3測(cè)試

重復(fù)步驟6至步驟9,設(shè)置Memory器件U101、U102、U103和U104的模型為 memory.ibs模型文件中的Generic器件。

在所要仿真的時(shí)鐘網(wǎng)絡(luò)中含有上拉電阻(R515和R518),在模型賦置界面中找到 這兩個(gè)電阻，其Device Type都是R0402 47R,可以選中R0402 47R對(duì)這類模型統(tǒng)一進(jìn)行設(shè)置, 

(12) 選中R0402 47R后,選擇Create ESpice Model...按鈕,在彈出的界面中單擊OK按 鈕，在界面中設(shè)置電阻模型后，單擊OK按鈕賦上電阻模型。

同步驟11、步驟12,將上拉電源處的電容(C583)賦置的電容模型。

上拉電源或下拉到地的電壓值可以在菜單中選擇LogicIdentify DC Nets..來設(shè)置。 眼圖測(cè)試DDR3測(cè)試DDR3一致性測(cè)試期間可能發(fā)生的常見錯(cuò)誤有哪些？

容量與組織：DDR規(guī)范還涵蓋了內(nèi)存模塊的容量和組織方式。DDR內(nèi)存模塊的容量可以根據(jù)規(guī)范支持不同的大小，如1GB、2GB、4GB等。DDR內(nèi)存模塊通常以多個(gè)內(nèi)存芯片排列組成，其中每個(gè)內(nèi)存芯片被稱為一個(gè)芯粒（die），多個(gè)芯?？梢越M成密集的內(nèi)存模塊。電氣特性：DDR規(guī)范還定義了內(nèi)存模塊的電氣特性，包括供電電壓、電流消耗、輸入輸出電平等。這些電氣特性對(duì)于確保DDR內(nèi)存模塊的正常工作和兼容性至關(guān)重要。兼容性：DDR規(guī)范還考慮了兼容性問題，確保DDR內(nèi)存模塊能夠與兼容DDR接口的主板和控制器正常配合。例如，保留向后兼容性，允許支持DDR接口的控制器工作在較低速度的DDR模式下。

使用了一個(gè) DDR 的設(shè)計(jì)實(shí)例，來講解如何規(guī)劃并設(shè)計(jì)一個(gè) DDR 存儲(chǔ)系統(tǒng)，包括從系統(tǒng)性能分析，資料準(zhǔn)備和整理，仿真模型的驗(yàn)證和使用，布局布線約束規(guī)則的生成和復(fù)用，一直到的 PCB 布線完成，一整套設(shè)計(jì)方法和流程。其目的是幫助讀者掌握 DDR 系統(tǒng)的設(shè)計(jì)思路和方法。隨著技術(shù)的發(fā)展，DDR 技術(shù)本身也有了很大的改變，DDR 和 DDR2 基本上已經(jīng)被市場(chǎng)淘汰，而 DDR3 是目前存儲(chǔ)系統(tǒng)的主流技術(shù)。

并且，隨著設(shè)計(jì)水平的提高和 DDR 技術(shù)的普及，大多數(shù)工程師都已經(jīng)對(duì)如何設(shè)計(jì)一個(gè) DDR 系統(tǒng)不再陌生，基本上按照通用的 DDR 設(shè)計(jì)規(guī)范或者參考案例，在系統(tǒng)不是很復(fù)雜的情況下，都能夠一次成功設(shè)計(jì)出可以「運(yùn)行」的 DDR 系統(tǒng)，DDR 系統(tǒng)的布線不再是障礙。但是，隨著 DDR3 通信速率的大幅度提升，又給 DDR3 的設(shè)計(jì)者帶來了另外一個(gè)難題，那就是系統(tǒng)時(shí)序不穩(wěn)定。因此，基于這樣的現(xiàn)狀，在本書的這個(gè)章節(jié)中，著重介紹 DDR 系統(tǒng)體系的發(fā)展變化，以及 DDR3 系統(tǒng)的仿真技術(shù)，也就是說，在布線不再是 DDR3 系統(tǒng)設(shè)計(jì)難題的情況下，如何通過布線后仿真，驗(yàn)證并保證 DDR3 系統(tǒng)的穩(wěn)定性是更加值得關(guān)注的問題。 DDR3一致性測(cè)試和DDR3速度測(cè)試之間有什么區(qū)別？

DDRhDDRl釆用SSTL_2接口，1/0 口工作電壓為2.5V；時(shí)鐘信號(hào)頻率為100?200MHz； 數(shù)據(jù)信號(hào)速率為200?400 Mbps,通過單端選通信號(hào)雙邊沿釆樣；地址/命令/控制信號(hào)速率為 100?200Mbps,通過時(shí)鐘信號(hào)上升沿采樣；信號(hào)走線都使用樹形拓?fù)洌瑳]有ODT功能。

DDR2： DDR2釆用SSTL_18接口，I/O 口工作電壓為1.8V；時(shí)鐘信號(hào)頻率為200? 400MHz；數(shù)據(jù)信號(hào)速率為400?800Mbps,在低速率下可選擇使用單端選通信號(hào)，但在高速 率時(shí)需使用差分選通信號(hào)以保證釆樣的準(zhǔn)確性；地址/命令/控制信號(hào)在每個(gè)時(shí)鐘上升沿釆樣的 情況下(1T模式)速率為200?400Mbps,在每個(gè)間隔時(shí)鐘上升沿釆樣的情況下(2T模式) 速率減半；信號(hào)走線也都使用樹形拓?fù)?，?shù)據(jù)和選通信號(hào)有ODT功能。 如何進(jìn)行DDR3內(nèi)存模塊的熱插拔一致性測(cè)試？眼圖測(cè)試DDR3測(cè)試

DDR3一致性測(cè)試是否對(duì)不同廠商的內(nèi)存模塊有效？眼圖測(cè)試DDR3測(cè)試

DDR 規(guī)范的 DC 和 AC 特性

眾所周知，對(duì)于任何一種接口規(guī)范的設(shè)計(jì)，首先要搞清楚系統(tǒng)中傳輸?shù)氖鞘裁礃拥男盘?hào)，也就是驅(qū)動(dòng)器能發(fā)出什么樣的信號(hào)，接收器能接受和判別什么樣的信號(hào)，用術(shù)語講，就是信號(hào)的DC和AC特性要求。

在DDR規(guī)范文件JEDEC79R2.odf的TABLE6:ELECTRICALCHARACTERISTICSANDDOOPERATINGCONDITIONS」中對(duì)DDR的DC有明確要求:VCC=+2.5v+0.2V，Vref=+1.25V+0.05VVTT=Vref+0.04V.

在我們的實(shí)際設(shè)計(jì)中，除了要精確設(shè)計(jì)供電電源模塊之外，還需要對(duì)整個(gè)電源系統(tǒng)進(jìn)行PI仿真，而這是高速系統(tǒng)設(shè)計(jì)中另一個(gè)需要考慮的問題，在這里我們先不討論它，暫時(shí)認(rèn)為系統(tǒng)能夠提供穩(wěn)定的供電電源。 眼圖測(cè)試DDR3測(cè)試